报告题目: |
基于65nm工艺的PVD设备研究进展 |
报告人: |
王巍 |
|
教授 重庆邮电大学微电子工程重点实验室副主任
|
报告时间: |
2009-11-28 09:00 |
报告地点: |
FIT大楼4-502 |
主办单位: |
国家实验室 |
简介: |
主要内容：物理气相沉积（PVD）工艺是半导体工艺中非常关键的薄膜沉积技术，它与CVD、旋转涂布（SOD）等构成了主要的半导体薄膜沉积技术。PVD由于没有化学反应气体的排放，较干净且对环境无害，基底材料温度(70-500℃) 也较低，因此能镀膜的基底材料种类也较多。CVD 则是以化学反应为主，利用高温以加快反应速度，主要是应用在非金属的沉积上。依照不同材料、不同工艺过程而有不同的沉积薄膜方式。而在目前的cluster tools设备中，或许会同时挂有PVD腔室和CVD腔室。讲座将深入分析讨论PVD工艺的基本特点，几种主要类型的PVD设备的结构特点，65nm工艺对PVD设备的要求，以及世界主流的PVD设备研发的趋势。 |
|
